基于ARM嵌入式处理器的塑焊机温度控制系统设计

介绍了基于ARM嵌入式处理器LPC2132的塑焊机温度控制系统,重点分析了系统的构成、控制策略和软件设计方法。控制策略采用改进的PID算法实现,在软件设计中移植了μC/OS-Ⅱ操作系统,采用多任务程序设计方法设计程序,大大降低了编写程序的复杂度。实践表明该系统具有控温精度高、运行可靠等优点。     

基于DSP的大功率电源外部均流控制研究

比较了模块化电源的常见均流方法及优缺点,提出了一种基于DSP的外部数字化均流控制方案,并以10+2模式为例设计了1 000 A大功率模块化电源,引入了"最值调节法"和"应急模式"等措施进一步提高了电源的可靠性和实用性。     

基于双闭环的液压伺服系统控制

为了使液压振动试验台具有良好的运动特性,提出了一种双闭环控制结构．内环采用模拟控制器调节电液伺服阀,外环采用基于DSP的数字控制器用以调节液压伺服作动器．将此控制方案应用于对专用汽车减震器进行性能测试的液压振动试验台的工业现场,其实时监控结果表明:设计的模拟、数字相结合的双闭环控制器的方案正确,参数选择合理,系统的各项性能指标都达到了预期目标．     

C8051单片机在无人机飞行控制器中的应用

一种基于C8051F单片机的无人机飞行控制系统,由CPU控制、数据采集、信号输出等单元组成.系统采用模块化设计,分为主程序、初始化模块、PWM模块、定时处理模块和数据采集模块.系统运行以主模块为核心,其他模块均以中断方式运行.同时把定时处理模块的优先级设置为高于数据采集模块,与时间有关的功能模块由定时处理模块在内部统一调度.     

基于DSP的光纤布拉格光栅波长解调系统

波长解调技术是光纤布拉格光栅在温度、应变测量等领域应用的关键技术,提出并实现了一种基于可调谐Fabry-Perot滤波器的波长解调系统设计方案.系统使用扫描控制信号作用于可调谐Fabry-Perot滤波器,DSP对扫描控制电压和布拉格光栅的反射波峰进行采样与处理,通过标准具和参考光栅对Fabry-Perot滤波器进行标定,使用数字滤波提高了数据的稳定性和分辨率.实验表明,该系统的解调效果很好,在结构简单的基础上能取得较好的精度与分辨率.     

基于单片机的PID温控系统在塑料挤出机中的应用

针对在塑料挤出过程中温度控制的重要性，介绍了一种新型的PID温度控制系统。该系统采用高性能单片机芯片，可以方便地对系统加热、冷却周期及PID的各个参数进行在线设定和修改，提高了塑料挤出机的温控精度。     

Quantum DCS系统及其应用体会

中国联合水泥公司3000t／d熟料生产线电气控制系统采用了法国施耐德公司的Quantum DCS系统，实现对全厂所有设备的工艺操作和控制。全面介绍了QuantumDCS系统的特点、功能系统构成网络，并详细总结了确保该系统稳定可靠运行的使用和维护的经验。     

基于Flash的关键变量容错存储技术研究

嵌入式系统中往往需要保存少量复位或掉电后依赖的关键变量,利用处理器片内Flash存储参数已经成为常规选择,但与常规Flash存储器件相比,片内Flash擦除次数更为有限,难以满足系统生命周期要求。研究了如何延长微处理器片内Flash使用寿命以及关键系统变量容错存储技术,针对典型嵌入式系统应用,分析Flash擦写管理机制,基于写磨损均衡算法进行改良,进一步提升系统容错能力。该技术在基于STM32单片机硬件平台进行了测试验证。     

一种非对称多核SDR的任务调度和分配算法

针对软件无线电(SDR)应用同步数据流的特点,提出一种非对称多核SDR的任务调度和分配算法。该算法综合考虑任务之间的通信时间和任务固定流水,保证任务调度和分配的通用性和并行性。利用整数线性规划(ILP)方法对任务调度和分配进行建模,采用任务拆分方法优化调度和分配的结果,进一步提高任务调度和分配的执行效率。在目标SDR平台上实现IEEE 802.11a频偏估计处理的任务调度和分配,实验结果表明,该算法能提高5.97%的软件无线电平台吞吐量和3.03%的处理器核平均利用率,并减少34.31%的处理器核最长空闲等待时间。     

自适应二进制算术编码的动态可重构实现研究

针对H.266/VVC视频编码标准下的上下文自适应二进制算术编码器编码速度慢、资源开销大的问题,面向可重构结构依据算法的内在并行特性优化了编码架构,并基于动态可重构阵列处理器设计实现了CABAC编码器常规编码模式下的并行映射方法,阵列结构能够根据编码输入对优化后的算法进行动态重构,在避免专用硬件编码器较高的资源开销情况下利用软件重构的方法实现熵编码过程,保证编码准确性的同时提高了视频数据流编码效率,为此类运算密集型算法的硬件实现提供了更为灵活高效的参考途径。仿真结果表明,映射实现的编码过程中每个编码周期完成5个二进制序列的编码,平均编码效率达到384.13Mbin/s。基于FPGA的测试结果表明,软件重构方法与专用硬件实现的编码器相比,资源开销降低且编码效率提升5.47%,与同类型可重构视频编码结构相比,编码效率提升7.03%。